随着芯片的集陈范围和复杂度愈来愈高,验证仿真变得愈来愈重要。关于高密度的SoC设计而言,在仿真验证过程当中常常会同时面对不合项目标数以千计、范围各别的验证义务,若何快速、有效的停止仿真验证成了一大年夜挑衅。硬件仿真是指在芯片流片之前对其硬件和软件停止充分的验证,可和时发明芯片设计过程当中很难发明的一些缺点,及时调剂和迭代,以包管流片顺利停止,是以硬件仿真加快器曾经成为芯片验证环节的必备对象。

Palladium Z1是Cadence推出的企业级硬件仿真加快平台,也是业内第一个数据中间级硬件仿真加快器。PalladiumZ1 平台采取基于机架的刀片式架构,最多能同时处理 2304 个并行作业,容量可扩大到92 亿门,单个任务站上的编译速度可以达到 1.4 亿门/小时,相较上一代 PalladiumXP II 平台,调试深度和上传速度都有大年夜幅晋升。PalladiumZ1 平台支撑运转软件电路仿真、仿真加快并支撑软件仿真和硬件仿真之间的热切换、应用 Cadence Joules RTL Power estimation停止静态功率分析、基于 IEEE 1801 和 Si2 CPF 的低功耗验证等数十种形式,从最后的架构分析,到模块、芯片和体系集成,再到软件开辟与体系验证等阶段都可以经过过程该平台来停止设计和验证。

有了Palladium Z1平台,用户将具有灵活编译、高效的义务分派、快速的运转时间和全方位的调试才能,可以快速经过过程芯片验证,延长产品筹划时间和产品交付周期。

那么AI芯片开辟者,若何借助硬件仿真加快器快速完成芯片验证,进入流片阶段呢?

12月14日晚8点,智器械地下课结合全球EDA巨擘Cadence推出超等地下课Cadence专场第一讲,由Cadence亚太区高等技巧经理梁戈超主讲,主题为《硬件仿真对AI芯片快速验证和成功流片的重要性》。

此前,大年夜疆、亚马逊、NVIDIA、优必选、京东、海尔、中天微、IBM先落先行了20余场超等地下课专场讲解。